キオキアとサンディスクは10代目の 332層 BiCS 3D NANDメモリチップの サンプリングを開始しました
新しい1Tbit TLC (3bit per cell) チップは,企業およびデータセンターのSSD展開のために設計されています.この新しいバージョンは,218層のBiCS 8フラッシュメモリに取って代わります.積み重ね層が52%増加したこの2社は,CMOS Directly Bonded to Array (CBA) とオンピッチセレクトゲートドレイン (OPS) の2つの主要なアップグレードを採用した.CBA プロセスは,論理とNAND セルを別々に組み立て,それらを結合する前にOPSはビット線長をカットし,冗長なメモリホールを取り除くことでワードライン容量をカットします.
横のスケーリング強化と追加された114の積み重ね層が共同でチップの細胞密度を向上させる. 4.8Gbit/sのインターフェース速度は,以前のBiCS 8世代よりも33%高速である.キオキアでは,書き込み効率が18%向上し,読み込み効率が30%向上しました.効率的に全体的な電力消費を低下させる.
Kioxiaの中間 BiCS 9 テクノロジーは,独立した CMOS ロジック層とペアリングされた 218 層の BiCS 8 3D NAND セルを利用し,元の BiCS 8 回路よりも優れたパフォーマンスを提供しています.トーグル DDR6 搭載.0インターフェースとSCAプロトコルにより,BiCS 10は4.8Gbit/sの転送速度を達成し,BiCS 8に対する同じ33%のスピードアップを表しています.
サンディスクとキオキアの BiCS 10 NAND
BiCS10の大量生産は 来年,岩手県の日本キタカミ工場2で開始する予定です.両社は工場の生産を共有し,現在10個の BiCSサンプルを出荷している.. 332層のプラットフォームは,将来的に登場するQLC (4ビット/セル) 変種もサポートしており,チップ容量を3分の"に上げることができます. BiCS 10アーキテクチャは100層以上のNAND文字列の3セットをスタックします.332層のモノリシックチップ設計を採用する代わりに.
キオキアは,代理AIとAI駆動ロボット技術の普及により,NANDの需要が持続的に高くなると予測しています.CEOのHiroo Otaは,日本のメディアイベントで,潜在的生産能力拡大を示唆した.継続的な市場成長に対応する.
競争的な環境では,SKハイニックス9代目の3DNANDは,3つ弦のスタッキング構造で321層を備えています.サムスンの10代目のVNANDは400層に達します.1 Tbit のダイを生産するために,別々の論理とメモリ・ウェーファーを持つCell-on-Periphery (CoP) アーキテクチャを採用するマイクロンは現在276層のNANDを提供しているが,将来の層ロードマップについては正式な更新はない.中国YMTCは,近い将来,300層級3DNAND技術をリリースする準備を整えている..
北京・チアンシン・ジテング・テクノロジー株式会社
サンディ・ヤン/グローバル戦略ディレクター
WhatsApp / ウェイチャット: +86 13426366826
メール: yangyd@qianxingdata.com
ウェブサイト:www.qianxingdata.com/www.storagesserver.com
ビジネス フォーカス
ICT製品配布/システム統合とサービス/インフラストラクチャソリューション
20年以上のIT販売経験を持つ私たちは 信頼性の高い製品とプロフェッショナルなサービスを提供するために グローバルブランドと提携しています
テクノロジーを使ってインテリジェントな世界を作ろう あなたの信頼できるICT製品サービスプロバイダー!
メッセージは20〜3,000文字にする必要があります。
Japanese
